晶体管的开关 (2008-06-19 15:12:58) 功率放大器广泛应用于信号放大系统中0但3452678功率放大器的功耗大.为提高其工作的可靠性.必须降低电路的平均功耗。在相控阵雷达的发射系统中.需要使3452678功率放大器在处于发射状态时电路工作.在处于接收状态时电路不工作。这就需要一个电路来控制3452678功率放大器的导通和截止.控制信号为标准88.电平0而3452678功率放大器的控制电平为负电平.因此.需要将88.电平电压转换成负电平.并且要求驱动信号的上升和延迟时间较小。基于上述思想设计了一个电压变换器。电路工作原理及主要性能指标;该电路的主要功能是将输入的标准;电平脉冲转换成负电平脉冲;电路中设计有输入级/电平;位移级和输出级;典型框图如图;电原理框图;输入级保证与电平接口;电平位移级是将标准;电平转换成正负电平.输出级将正负电平转换成所需的负电平;主要性能指标如下:工作电压;输入电平;电平;(路输入 一路输出输入输出同相)输入频率;输出高电平;输出输出低电平;输入输出延迟时间;输出上升时间。从要求的性能指标看.该电路的设计难点在于速度和功耗!既要提高速度,又要保证具有一定的驱动能力!该电路全部采用响应时间快的管,而不采用响应相对慢的管.根据技术指标要求,对各参数进行了温度分析和容差分析,设计出了该电压变换器的电路结构!该电压变换器为一路输入(一路输出,输入输出同相!)工艺原理本电路要求速度快、功耗低!分析晶体管的开关过程可知，影响晶体管开关速度主要有两方面的因素!外电路中驱动电流的大小是影响开关速度的外因，这方面可通过电路设计时加以考虑!影响晶体管开关速度的内因是晶体管内部存在的结电容，使结压降不能突变!对结电容的充放电存在一定的延迟时间，电容上电荷的贮存和消失都需要一个过渡过程。这一过程的快慢影响了晶体管的开关速度。而晶体管的直流电流放大系数V、特征频率、集电极势垒电容则是影响这一过程快慢的主要因素!硅中起着复合中心的作用!可以加速非平衡载流子的复合!对提高开关速度最有效!但金在硅中还起杂质补偿作用!而且掺金工艺复杂!难以控制!应用不当还会造成器件反偏结漏电及器件高温失效。所以，一般不采用掺金工艺％工艺设计应着重从以下两方面加以考虑，采用浅结扩散，制造薄基区，既可以减小基区超量贮存电荷，又可以提高电流放大系数，从而减小功率开关晶体管的上升和下降时间％一般的浅结器件采用高剂量的离子注入形成浅结!但是大剂量的离子注入引起的硅单晶损伤很难通过退火完全消除!从而影响器件的性能％采用注入砷掺杂多晶硅推进扩散形成发射结!不仅能避免高剂量注入的损伤!而且在形成良好浅结的同时形成欧姆接触和发射极引线!可以避免铝引线造成的尖锥形穿透,问题由于发射极引线采用了多晶硅单晶硅欧姆接触系统!所以铝引线与多晶硅发射极具有自对准的特点它没有发射区边缘墙结电容!不仅使发射结电容减小!而且也使基区渡越时小，分散性减小。多晶硅膜和4型单晶硅基区界面就是发射结的化学比结!容易制备极薄基区5砷注入的多晶硅发射极完全避免了发射极的陷落效应!对制备薄基区很有利。另外!多晶硅发射极结构还能有效地提高发射结的注入效率!有利于提高6!从而提高器件的特征频率。在设计外延参数时!应在满足击穿电压要求的前提下!适当降低外延层的电阻率和减薄外延层的厚度!以减小集电区超量贮存电荷!缩短集电区饱和时间常数降低集电区电阻率还可以缩短少子寿命!加速超量贮存电荷的复合。工艺流程本电路采用多晶硅发射极自对准工艺制作!晶体管结构如图7所示。图7多晶硅发射极040晶体管结构，主要工艺流程如下：锑埋层扩散、外延、隔离扩散、穿透扩散、光刻有源区、氮化硅前氧化、高硼区注入、低硼区注入、光刻孔、多晶硅生长、场区区注入、有源区注入、退火、金属化、合金、钝化;结果采用以上电路<版图<工艺及可靠性设计技术!特别是在现有多晶硅工艺基础上!针对外延层的电阻率和外延层厚度进行了多次摸底试验!确定了比较优化的参数值作出的管的达到8!击穿电压达到10％。电路主要技术指标为输入频率、输出高电平、输出输出低电平、输入输出延迟时间、输出上升时间。该电压变换器满足用户的使用要求!并可广泛应用于AS-'TUV功率放大器系统中。

多阈值器件 (2008-06-19 15:12:04) 半导体量子线、点存储器的制备与性质　　半导体集成电路正按摩尔定律以每18个月特征尺寸缩小一半、性能提高一倍的趋势不断发展，逐渐进入纳米尺寸时代。在这一发展过程中，以纳米晶体作为浮置栅的单电子（或少电子）存储器被认为可能是首先得到应用的纳米量子功能器件。这种器件具有高密度、低功耗、多阈值、无横向泄漏等特点，可作为高性能的非挥发性存储器。　　在国家自然科学基金的资助下，南京大学物理系顾书林教授领导的课题组以所在实验室发展的快速辐射加热、超低压化学汽相淀积（RTP/VLP-CVD）原子级外延生长技术，采用精确控制的化学腐蚀方法和热氧化自限制纳米级控制技术，发展了与硅工艺技术兼容的制备超精细硅量子线的方法，研制成硅量子线作沟道的MOS结构器件，对硅量子线的输运性质进行了深入研究，取得如下进展：采用VLPCVD自组织生长和选择化学腐蚀方法成功地制备硅、锗多量子点，通过多步生长与选择停止化学腐蚀的结合，制备出硅/锗复合纳米量子结构。研究了量子点自组织生长、热处理等特征。在此基础上，结合目前国外制备硅量子线、点（单电子）存储器的优点，研制出一种以硅量子线作沟道、量子点作浮置栅的MOS结构存储器原型器件。从实验和理论上对硅量子点存储MOS结构中电荷的注入和存储的物理机制作了系统研究。发展了量子点界面缺陷态对存储电荷的作用模型。理论与实验表明，嵌埋于SiO2中的硅量子点有着很大的体表比、表面粗糙等特点，故而在硅量子点与SiO2界面存在大量的界面陷阱。实验研究表明，在长时间存储模式下电荷是存在于硅量子点的深能级陷阱中。提出了解决量子点中电荷存储时间与工作电压之间矛盾的新方法，发展了复合不对称势垒的新结构。研究成果对于理解量子点存储机制、提高器件性能具有重要意义。另外，采用晶面化学选择腐蚀方法获得了极细窄的沟道，结合硅平面工艺在SOI衬底成功地制备了硅纳米量子点MOS结构存储器。写/擦电压、阈值电压变化等参数达到了国际领先水平，同时观察到了单电子跃迁过程。有关低耗电的展板上，介绍了今后将在产品中采用的“改进型”漏电保护技术。在漏电保护措施中，采用阈值电压不同的晶体管，即所谓的“多阈值(Multithreshold)”化，已成为普遍使用的方法。该公司为了抑制关键路径（ Critical Path )上“低阈值电压晶体管”引起的泄露电流，从两年前便开始使用称为“选择性多阈值（Selective Multithreshold）”的技术。采用选择性多阈值技术，可以在待机时关闭低阈值电压晶体管。　　此前，在各“低阈值电压晶体管”上均要配备用于导通/截止的开关（使用高阈值电压晶体管）。而现在开发成功了多个“低阈值电压晶体管”共用一个开关的技术。即5～10个逻辑栅极共用一个开关。目前，已从美国EDA（电子设计自动化）供应商Sequence Design公司引进了共用多逻辑栅极的选择技术。（记者：小岛 郁太郎）

场效应晶体管MOSFET（1） (2008-06-19 15:04:08) 1.概述 　　 　　MOSFET的原意是：MOS（Metal Oxide Semiconductor金属氧化物半导体），FET（Field Effect Transistor场效应晶体管），即以金属层（M）的栅极隔着氧化层（O）利用电场的效应来控制半导体（S）的场效应晶体管。　　功率场效应晶体管也分为结型和绝缘栅型,但通常主要指绝缘栅型中的MOS型（Metal Oxide Semiconductor FET）,简称功率MOSFET（Power MOSFET）。结型功率场效应晶体管一般称作静电感应晶体管（Static Induction Transistor——SIT）。其特点是用栅极电压来控制漏极电流，驱动电路简单，需要的驱动功率小，开关速度快，工作频率高，热稳定性优于GTR，但其电流容量小，耐压低，一般只适用于功率不超过10kW的电力电子装置。 2.功率MOSFET的结构和工作原理 　　 　　功率MOSFET的种类：按导电沟道可分为P沟道和N沟道。按栅极电压幅值可分为；耗尽型；当栅极电压为零时漏源极之间就存在导电沟道，增强型；对于N（P）沟道器件，栅极电压大于（小于）零时才存在导电沟道，功率MOSFET主要是N沟道增强型。 2.1功率MOSFET的结构 　　 　　功率MOSFET的内部结构和电气符号如图1所示；其导通时只有一种极性的载流子（多子）参与导电，是单极型晶体管。导电机理与小功率mos管相同，但结构上有较大区别，小功率MOS管是横向导电器件，功率MOSFET大都采用垂直导电结构，又称为VMOSFET（Vertical MOSFET），大大提高了MOSFET器件的耐压和耐电流能力。 　　 　　按垂直导电结构的差异，又分为利用V型槽实现垂直导电的VVMOSFET和具有垂直导电双扩散MOS结构的VDMOSFET（Vertical Double-diffused MOSFET），本文主要以VDMOS器件为例进行讨论。 　　 　　功率MOSFET为多元集成结构，如国际整流器公司（International Rectifier）的HEXFET采用了六边形单元；西门子公司（Siemens）的SIPMOSFET采用了正方形单元；摩托罗拉公司（Motorola）的TMOS采用了矩形单元按“品”字形排列。 2.2功率MOSFET的工作原理 　　 　　截止：漏源极间加正电源，栅源极间电压为零。P基区与N漂移区之间形成的PN结J1反偏，漏源极之间无电流流过。 　　 　　导电：在栅源极间加正电压UGS，栅极是绝缘的，所以不会有栅极电流流过。但栅极的正电压会将其下面P区中的空穴推开，而将P区中的少子—电子吸引到栅极下面的P区表面 　　当UGS大于UT（开启电压或阈值电压）时，栅极下P区表面的电子浓度将超过空穴浓度，使P型半导体反型成N型而成为反型层，该反型层形成N沟道而使PN结J1消失，漏极和源极导电。 2.3功率MOSFET的基本特性 2.3.1静态特性；其转移特性和输出特性如图2所示。 　　漏极电流ID和栅源间电压UGS的关系称为MOSFET的转移特性，ID较大时，ID与UGS的关系近似线性，曲线的斜率定义为跨导Gfs 　　 　　MOSFET的漏极伏安特性（输出特性）：截止区（对应于GTR的截止区）；饱和区（对应于GTR的放大区）；非饱和区（对应于GTR的饱和区）。电力MOSFET工作在开关状态，即在截止区和非饱和区之间来回转换。电力MOSFET漏源极之间有寄生二极管，漏源极间加反向电压时器件导通。电力MOSFET的通态电阻具有正温度系数，对器件并联时的均流有利。 2.3.2动态特性；其测试电路和开关过程波形如图3所示。 　　 　　开通过程；开通延迟时间td(on) —up前沿时刻到uGS=UT并开始出现iD的时刻间的时间段； 　　 　　上升时间tr— uGS从uT上升到MOSFET进入非饱和区的栅压UGSP的时间段； iD稳态值由漏极电源电压UE和漏极负载电阻决定。UGSP的大小和iD的稳态值有关，UGS达到UGSP后，在up作用下继续升高直至达到稳态，但iD已不变。 　　 　　开通时间ton—开通延迟时间与上升时间之和。 　　 　　关断延迟时间td(off) —up下降到零起，Cin通过Rs和RG放电，uGS按指数曲线下降到UGSP时，iD开始减小为零的时间段。 　　 　　下降时间tf— uGS从UGSP继续下降起，iD减小，到uGS　 　　关断时间toff—关断延迟时间和下降时间之和。 　　 2.3.3 MOSFET的开关速度。MOSFET的开关速度和Cin充放电有很大关系，使用者无法降低Cin，但可降低驱动电路内阻Rs减小时间常数，加快开关速度，MOSFET只靠多子导电，不存在少子储存效应，因而关断过程非常迅速，开关时间在10—100ns之间，工作频率可达100kHz以上，是主要电力电子器件中最高的。 　　 　　场控器件静态时几乎不需输入电流。但在开关过程中需对输入电容充放电，仍需一定的驱动功率。开关频率越高，所需要的驱动功率越大。 2.4动态性能的改进 　　 　　在器件应用时除了要考虑器件的电压、电流、频率外，还必须掌握在应用中如何保护器件，不使器件在瞬态变化中受损害。当然晶闸管是两个双极型晶体管的组合，又加上因大面积带来的大电容，所以其dv/dt能力是较为脆弱的。对di/dt来说，它还存在一个导通区的扩展问题，所以也带来相当严格的限制。 　　功率MOSFET的情况有很大的不同。它的dv/dt及di/dt的能力常以每纳秒（而不是每微秒）的能力来估量。但尽管如此，它也存在动态性能的限制。这些我们可以从功率MOSFET的基本结构来予以理解。 　　 　　图4是功率MOSFET的结构和其相应的等效电路。除了器件的几乎每一部分存在电容以外，还必须考虑MOSFET还并联着一个二极管。同时从某个角度看、它还存在一个寄生晶体管。（就像IGBT也寄生着一个晶闸管一样）。这几个方面，是研究MOSFET动态特性很重要的因素。 　　首先MOSFET结构中所附带的本征二极管具有一定的雪崩能力。通常用单次雪崩能力和重复雪崩能力来表达。当反向di/dt很大时，二极管会承受一个速度非常快的脉冲尖刺，它有可能进入雪崩区，一旦超越其雪崩能力就有可能将器件损坏。作为任一种PN结二极管来说，仔细研究其动态特性是相当复杂的。它们和我们一般理解PN结正向时导通反向时阻断的简单概念很不相同。当电流迅速下降时，二极管有一阶段失去反向阻断能力，即所谓反向恢复时间。PN结要求迅速导通时，也会有一段时间并不显示很低的电阻。在功率MOSFET中一旦二极管有正向注入，所注入的少数载流子也会增加作为多子器件的MOSFET的复杂性。 　　 　　功率MOSFET的设计过程中采取措施使其中的寄生晶体管尽量不起作用。在不同代功率MOSFET中其措施各有不同，但总的原则是使漏极下的横向电阻RB尽量小。因为只有在漏极N区下的横向电阻流过足够电流为这个N区建立正偏的条件时，寄生的双极性晶闸管才开始发难。然而在严峻的动态条件下，因dv/dt通过相应电容引起的横向电流有可能足够大。此时这个寄生的双极性晶体管就会起动，有可能给MOSFET带来损坏。所以考虑瞬态性能时对功率MOSFET器件内部的各个电容（它是dv/dt的通道）都必须予以注意。 　　 　　瞬态情况是和线路情况密切相关的，这方面在应用中应给予足够重视。对器件要有深入了解，才能有利于理解和分析相应的问题。

超快速二极管的反向恢复特性 (2008-06-19 15:05:44) 摘 要：本文简要地介绍了超快速二极的性能管对电力电子电路的影响和现代功率变换对超快速二极管反向恢复特性的要求,超快速二极管的反向恢复参数与使用条件的关系和一些最新超快速二极管的性能。　　 关键词：反向恢复时间 反向恢复峰值电流　 快速二极管的反向恢复特性决定着功率变换器的性能，在双极功率晶体管的电流下降时间大于1us(开通时间约100ns)时期，二极管的反向恢复在双极功率晶体管的开通过程中完成，而且双极功率晶体管达到额定集电极电流的1/2—2/3左右后随着Ic上升Hfe急剧下降，限制了二极管的反向恢复电流的峰值，在某种意义上也限制了di/dt，双极功率晶体管的开通过程掩盖了二极管的反向恢复特性，因而对二极管的反向恢复仅仅是反向恢复时间提出要求。随着功率半导体器件的开关速度提高，特别是Power MOSFET、高速IGBT的出现,不仅开通速度快（可以在数十纳秒内将MOSFET彻底导通或关断），而且在额定驱动条件下，其漏极/集电极电流可以达到额定值的5—10倍，使 MOS或IGBT在开通过程中产生高的反向恢复峰值电流IRRM，同时MOS或IGBT在开通过程结束后二极管的反向恢复过程仍然存在，使二极管的反向恢复特性完全暴露出来，高的IRRM、di/dt使开关管和快速二极管本身受到高峰值电流冲击并产生较高的EMI。因而对二极管的反向恢复特性不仅仅限于反向恢复时间短，而且要求反向恢复电流峰值尽可能低，反向恢复电流的下降，上升的速率尽可能低，即超快、超软以降低开关过程中反向恢复电流对开关电流的冲击，减小开关过程的EMI。　　1 反向恢复参数与应用条件　　一般的超快速二极管的反向时间定义为小于100ns，高耐压超快恢复二极管的反向恢复时间trr比低耐压的长，如耐压200V以下的超快恢复二极管的典型反向恢复时间在35ns以下，耐压600V的典型反向恢复时间约75ns，耐压1000V的超快恢复二极管的典型反向恢复时间约100--160 ns。各生产厂商的产品的反向恢复特性（主要是反向恢复时间trr和反向恢复峰值电流IRRM）是不同的，如图1、图2.　 1.1 trr与If和di/dt的关系　　trr与If和di/dt的关系如图1所示：　 超快速二极管的反向恢复特性　从图中可见，随着二极管的正向电流If的增加反向恢复时间trr随着增加；di/dt的增加，反向恢复时间trr减小。因此,以测试小信号开关二极管的测试条件IF=IR=10ma为测试条件的反向恢复时间不能如实表现实际应用情况；以固定正向电流(如1A)为测试条件也不能在实际应用中得到客观再现；不同电流档次以其额定正向电流或其1/2为测试条件则相对客观。　　1.2 反向恢复时间与反向电压的关系反向恢复时间随反向电压增加,如果600V超快恢复二极管在反向电压为30V时，反向恢复时间为35ns，而反向电压为350V时其反向恢复时间增加，因此，仅从产品选择指南中按所给的反向恢复时间选用快速二极管，如反向电压的测试条件不同，将导致实际的反向恢复时间的不同,应尽可能的参照数据手册中给的相对符合测试条件下的反向恢复时间为依据。　　1.3 反向恢复峰值电流IRRM反向恢复峰值电流IRRM随-di/dt增加，如图2，因在不同-di/dt的测试条件下，IRRM的幅值是不同的。IRRM随反向工作电压上升,因此额定电压为1000V的快速二极管，在相同的-di/dt条件下，但反向工作电压不同时(如500V与1000V)则IRRM是不能相比较的。　　（4）结温T的影响反向恢复时间trr随工作结温上升,如图3所示，结温125时的反向恢复时间是结温25时的近2倍。反向恢复峰值电流IRRM随工作结温上升，结温125时的反向恢复峰值电流是结温25时的近1.5倍。反向恢复电荷Qrr随工作结温上升，结温125时的反向恢复电荷是结温25时的近3倍以上。　　 1.4 反向恢复损耗超快速反向恢复二极管的反向恢复损耗与二极管的反向恢复引起的开关管的开通损耗如图4所示，二极管的反向恢复损耗是在反向恢复过程的后半部分t1—t2期间，其损耗的大小与IRRM和t1—t2的大小有关，在二极管的反向恢复过程中，而开关管的开通损耗始终存在。很明显，快速反向恢复二极管的反向恢复损耗与开关管的开通损耗随IRRM和反向恢复时间增加，　　1.5 IRRM、反向恢复损耗及EMI的减小在实际应用中快速反向恢复二极管的反向恢复过程将影响电路的性能，为追求低的反向恢复时间，可能会选择高的di/dt，但会引起高的IRRM、振铃、电压过冲和高的EMI并增加开关损耗，如图5所示： 　　若适当减小di/dt可降低IRRM、EMI，消除振零和电压过冲和由此产生的损耗，如图6所示：而di/dt的降低是通过降低开关管的开通速度实现，开关管的开关损耗将增加，因此，改变di/dt不能从本质上解决快速反向恢复二极管的反向恢复存在的全部问题，必须改用性能更好的快速反向恢复二极管，即IRRM低、trr短、反向恢复特性软，通过各种快速反向恢复二极管的数据，可以找出性能好的快速反向恢复二极管。本文各图数据均为开关性能优良的超快速、软恢复二极管。　　2 新型快速反向恢复二极管近年来为减小快速反向恢复二极管的反向恢复时间trr、反向恢复峰值电流Irrm和过硬的反向恢复特性，出现了高性能超快软恢复二极管HiPer FRED、Dyn FRED（或称为高频快恢复二极管High Frequency Soft Recoverry Rectifier），与常规快速反向恢复二极管相比，新型超快速反向恢复二极管的实际反向恢复时间trr降低到25 ns左右，反向恢复峰值电流Irrm降低到额定正向电流的1/4或更多，反向恢复特性软化。如图7所示。很明显，新型超快反向恢复二极管的反向恢复时间和反向恢复峰值电流远低于图1、图2器件。可减少功率变换器中的开关管和二极管的开关损耗、输出电压尖峰和EMI。　　 参考文献：　　[1] www.advancedpower.com/pressreleases/data/30d60b.pdf　　[2] www.ixys.com/products/power/search/rectifier/ferd/d5.pdf

场效应晶体管MOSFET（2） (2008-06-19 15:02:11) 3.高压MOSFET原理与性能分析 　　在功率半导体器件中，MOSFET以高速、低开关损耗、低驱动损耗在各种功率变换，特别是高频功率变换中起着重要作用。在低压领域，MOSFET没有竞争对手，但随着MOS的耐压提高，导通电阻随之以2.4-2.6次方增长，其增长速度使MOSFET制造者和应用者不得不以数十倍的幅度降低额定电流，以折中额定电流、导通电阻和成本之间的矛盾。即便如此，高压MOSFET在额定结温下的导通电阻产生的导通压降仍居高不下，耐压500V以上的MOSFET的额定结温、额定电流条件下的导通电压很高，耐压800V以上的导通电压高得惊人，导通损耗占MOSFET总损耗的2/3-4/5，使应用受到极大限制。 3.1降低高压MOSFET导通电阻的原理与方法 　　 　　3.1.1 不同耐压的MOSFET的导通电阻分布。不同耐压的MOSFET，其导通电阻中各部分电阻比例分布也不同。如耐压30V的MOSFET，其外延层电阻仅为总导通电阻的29%，耐压600V的MOSFET的外延层电阻则是总导通电阻的96.5%。由此可以推断耐压800V的MOSFET的导通电阻将几乎被外延层电阻占据。欲获得高阻断电压，就必须采用高电阻率的外延层，并增厚。这就是常规高压MOSFET结构所导致的高导通电阻的根本原因。 　　 　　3.1.2 降低高压MOSFET导通电阻的思路。增加管芯面积虽能降低导通电阻，但成本的提高所付出的代价是商业品所不允许的。引入少数载流子导电虽能降低导通压降，但付出的代价是开关速度的降低并出现拖尾电流，开关损耗增加，失去了MOSFET的高速的优点。 　　 　　以上两种办法不能降低高压MOSFET的导通电阻，所剩的思路就是如何将阻断高电压的低掺杂、高电阻率区域和导电通道的高掺杂、低电阻率分开解决。如除导通时低掺杂的高耐压外延层对导通电阻只能起增大作用外并无其他用途。这样，是否可以将导电通道以高掺杂较低电阻率实现，而在MOSFET关断时，设法使这个通道以某种方式夹断，使整个器件耐压仅取决于低掺杂的N-外延层。基于这种思想，1988年INFINEON推出内建横向电场耐压为600V的COOLMOS，使这一想法得以实现。内建横向电场的高压MOSFET的剖面结构及高阻断电压低导通电阻的示意图如图5所示。 　　与常规MOSFET结构不同，内建横向电场的MOSFET嵌入垂直P区将垂直导电区域的N区夹在中间，使MOSFET关断时，垂直的P与N之间建立横向电场，并且垂直导电区域的N掺杂浓度高于其外延区N-的掺杂浓度。 　　 　　当VGS＜VTH时，由于被电场反型而产生的N型导电沟道不能形成，并且D，S间加正电压，使MOSFET内部PN结反偏形成耗尽层，并将垂直导电的N区耗尽。这个耗尽层具有纵向高阻断电压，如图5（b）所示，这时器件的耐压取决于P与N-的耐压。因此N-的低掺杂、高电阻率是必需的。 　　 　　当CGS＞VTH时，被电场反型而产生的N型导电沟道形成。源极区的电子通过导电沟道进入被耗尽的垂直的N区中和正电荷，从而恢复被耗尽的N型特性，因此导电沟道形成。由于垂直N区具有较低的电阻率，因而导通电阻较常规MOSFET将明显降低。 　　 　　通过以上分析可以看到：阻断电压与导通电阻分别在不同的功能区域。将阻断电压与导通电阻功能分开，解决了阻断电压与导通电阻的矛盾，同时也将阻断时的表面PN结转化为掩埋PN结，在相同的N-掺杂浓度时，阻断电压还可进一步提高。 　　 3.2内建横向电场MOSFET的主要特性 　　 　　3.2.1 导通电阻的降低。INFINEON的内建横向电场的MOSFET，耐压600V和800V，与常规MOSFET器件相比，相同的管芯面积，导通电阻分别下降到常规MOSFET的1/5， 1/10；相同的额定电流，导通电阻分别下降到1/2和约1/3。在额定结温、额定电流条件下，导通电压分别从12.6V，19.1V下降到6.07V，7.5V；导通损耗下降到常规MOSFET的1/2和1/3。由于导通损耗的降低，发热减少，器件相对较凉，故称COOLMOS。 　　 　　3.2.2 封装的减小和热阻的降低。相同额定电流的COOLMOS的管芯较常规MOSFET减小到1/3和1/4，使封装减小两个管壳规格，如表1所示。 　　表1封装与电流、电压额定值 　　由于COOLMOS管芯厚度仅为常规MOSFET的1/3，使TO-220封装RTHJC从常规1℃/W降到0.6℃/W；额定功率从125W上升到208W，使管芯散热能力提高。 　　 　　3.2.3 开关特性的改善。COOLMOS的栅极电荷与开关参数均优于常规MOSFET，很明显，由于QG，特别是QGD的减少，使COOLMOS的开关时间约为常规MOSFET的1/2；开关损耗降低约50%。关断时间的下降也与COOLMOS内部低栅极电阻(＜1Ω＝有关。 　　 　　3.2.4 抗雪崩击穿能力与SCSOA。目前，新型的MOSFET无一例外地具有抗雪崩击穿能力。COOLMOS同样具有抗雪崩能力。在相同额定电流下，COOLMOS的IAS与ID25℃相同。但由于管芯面积的减小，IAS小于常规MOSFET，而具有相同管芯面积时，IAS和EAS则均大于常规MOSFET。 　　 　　COOLMOS的最大特点之一就是它具有短路安全工作区（SCSOA），而常规MOS不具备这个特性。COOLMOS的SCSOA的获得主要是由于转移特性的变化和管芯热阻降低。COOLMOS的转移特性如图6所示。从图6可以看到，当VGS＞8V时，COOLMOS的漏极电流不再增加，呈恒流状态。特别是在结温升高时，恒流值下降，在最高结温时，约为ID25℃的2倍，即正常工作电流的3-3.5倍。在短路状态下，漏极电流不会因栅极的15V驱动电压而上升到不可容忍的十几倍的ID25℃，使COOLMOS在短路时所耗散的功率限制在350V×2ID25℃，尽可能地减少短路时管芯发热。管芯热阻降低可使管芯产生的热量迅速地散发到管壳，抑制了管芯温度的上升速度。因此，COOLMOS可在正常栅极电压驱动，在0.6VDSS电源电压下承受10ΜS短路冲击，时间间隔大于1S，1000次不损坏，使COOLMOS可像IGBT一样，在短路时得到有效的保护。 3.3关于内建横向电场高压MOSFET发展现状 　　 　　继INFINEON1988年推出COOLMOS后，2000年初ST推出500V类似于COOLMOS的内部结构，使500V，12A的MOSFET可封装在TO-220管壳内，导通电阻为0.35Ω，低于IRFP450的0.4Ω，电流额定值与IRFP450相近。IXYS也有使用COOLMOS技术的MOSFET。IR公司也推出了SUPPER220，SUPPER247封装的超级MOSFET，额定电流分别为35A，59A，导通电阻分别为0.082Ω，0.045Ω，150℃时导通压降约4.7V。从综合指标看，这些MOSFET均优于常规MOSFET，并不是因为随管芯面积增加，导通电阻就成比例地下降，因此，可以认为，以上的MOSFET一定存在类似横向电场的特殊结构，可以看到，设法降低高压MOSFET的导通压降已经成为现实，并且必将推动高压MOSFET的应用。 　　 3.4 COOLMOS与IGBT的比较 　　 　　600V、800V耐压的COOLMOS的高温导通压降分别约6V，7.5V，关断损耗降低1/2，总损耗降低1/2以上，使总损耗为常规MOSFET的40%-50%。常规600V耐压MOSFET导通损耗占总损耗约75%，对应相同总损耗超高速IGBT的平衡点达160KHZ，其中开关损耗占约75%。由于COOLMOS的总损耗降到常规MOSFET的40%-50%，对应的IGBT损耗平衡频率将由160KHZ降到约40KHZ，增加了MOSFET在高压中的应用。 　　 　　从以上讨论可见，新型高压MOSFET使长期困扰高压MOSFET的导通压降高的问题得到解决；可简化整机设计，如散热器件体积可减少到原40%左右；驱动电路、缓冲电路简化；具备抗雪崩击穿能力和抗短路能力；简化保护电路并使整机可靠性得以提高。 4.功率MOSFET驱动电路 　　 　　功率MOSFET是电压型驱动器件，没有少数载流子的存贮效应，输入阻抗高，因而开关速度可以很高，驱动功率小，电路简单。但功率MOSFET的极间电容较大，输入电容CISS、输出电容COSS和反馈电容CRSS与极间电容的关系可表述为： 　　 　　功率MOSFET的栅极输入端相当于一个容性网络，它的工作速度与驱动源内阻抗有关。由于 CISS的存在，静态时栅极驱动电流几乎为零，但在开通和关断动态过程中，仍需要一定的驱动电流。假定开关管饱和导通需要的栅极电压值为VGS，开关管的开通时间TON包括开通延迟时间TD和上升时间TR两部分。 　　开关管关断过程中，CISS通过ROFF放电，COSS由RL充电，COSS较大，VDS（T）上升较慢，随着VDS(T)上升较慢，随着VDS（T）的升高COSS迅速减小至接近于零时，VDS（T）再迅速上升。 　　 　　根据以上对功率MOSFET特性的分析，其驱动通常要求：触发脉冲要具有足够快的上升和下降速度；②开通时以低电阻力栅极电容充电，关断时为栅极提供低电阻放电回路，以提高功率MOSFET的开关速度；③为了使功率MOSFET可靠触发导通，触发脉冲电压应高于管子的开启电压，为了防止误导通，在其截止时应提供负的栅源电压；④功率开关管开关时所需驱动电流为栅极电容的充放电电流，功率管极间电容越大，所需电流越大，即带负载能力越大。 4.1几种MOSFET驱动电路介绍及分析 　　4.1.1不隔离的互补驱动电路。图7（a）为常用的小功率驱动电路，简单可靠成本低。适用于不要求隔离的小功率开关设备。图7（b）所示驱动电路开关速度很快，驱动能力强，为防止两个MOSFET管直通，通常串接一个0.5～1Ω小电阻用于限流，该电路适用于不要求隔离的中功率开关设备。这两种电路特点是结构简单。 　　功率MOSFET属于电压型控制器件，只要栅极和源极之间施加的电压超过其阀值电压就会导通。由于MOSFET存在结电容，关断时其漏源两端电压的突然上升将会通过结电容在栅源两端产生干扰电压。常用的互补驱动电路的关断回路阻抗小，关断速度较快，但它不能提供负压，故抗干扰性较差。为了提高电路的抗干扰性，可在此种驱动电路的基础上增加一级有V1、V2、R组成的电路，产生一个负压，电路原理图如图8所示。 　　当V1导通时，V2关断，两个MOSFET中的上管的栅、源极放电，下管的栅、源极充电，即上管关断，下管导通，则被驱动的功率管关断；反之V1关断时，V2导通，上管导通，下管关断，使驱动的管子导通。因为上下两个管子的栅、源极通过不同的回路充放电，包含有V2的回路，由于V2会不断退出饱和直至关断，所以对于S1而言导通比关断要慢，对于S2而言导通比关断要快，所以两管发热程度也不完全一样，S1比S2发热严重。 　　该驱动电路的缺点是需要双电源，且由于R的取值不能过大，否则会使V1深度饱和，影响关断速度，所以R上会有一定的损耗。 　　4.1.2隔离的驱动电路 　　（1）正激式驱动电路。电路原理如图9（a）所示，N3为去磁绕组，S2为所驱动的功率管。R2为防止功率管栅极、源极端电压振荡的一个阻尼电阻。因不要求漏感较小，且从速度方面考虑，一般R2较小，故在分析中忽略不计。 　　其等效电路图如图9（b）所示脉冲不要求的副边并联一电阻R1，它做为正激变换器的假负载，用于消除关断期间输出电压发生振荡而误导通。同时它还可以作为功率MOSFET关断时的能量泄放回路。该驱动电路的导通速度主要与被驱动的S2栅极、源极等效输入电容的大小、S1的驱动信号的速度以及S1所能提供的电流大小有关。由仿真及分析可知，占空比D越小、R1越大、L越大，磁化电流越小，U1值越小，关断速度越慢。该电路具有以下优点： 　　①电路结构简单可靠，实现了隔离驱动。 　　②只需单电源即可提供导通时的正、关断时负压。 　　③占空比固定时，通过合理的参数设计，此驱动电路也具有较快的开关速度。 　　该电路存在的缺点：一是由于隔离变压器副边需要噎嗝假负载防振荡，故电路损耗较大；二是当占空比变化时关断速度变化较大。脉宽较窄时，由于是储存的能量减少导致MOSFET栅极的关断速度变慢。 　　（2）有隔离变压器的互补驱动电路。如图10所示，V1、V2为互补工作，电容C起隔离直流的作用，T1为高频、高磁率的磁环或磁罐。 　　导通时隔离变压器上的电压为（1-D）Ui、关断时为D Ui，若主功率管S可靠导通电压为12V，而隔离变压器原副边匝比N1/N2为12/[（1-D）Ui]。为保证导通期间GS电压稳定C值可稍取大些。该电路具有以下优点： 　　①电路结构简单可靠，具有电气隔离作用。当脉宽变化时，驱动的关断能力不会随着变化。 　　②该电路只需一个电源，即为单电源工作。隔直电容C的作用可以在关断所驱动的管子时提供一个负压，从而加速了功率管的关断，且有较高的抗干扰能力。 　　但该电路存在的一个较大缺点是输出电压的幅值会随着占空比的变化而变化。当D较小时，负向电压小，该电路的抗干扰性变差，且正向电压较高，应该注意使其幅值不超过MOSFET栅极的允许电压。当D大于0.5时驱动电压正向电压小于其负向电压，此时应该注意使其负电压值不超过MOAFET栅极允许电压。所以该电路比较适用于占空比固定或占空比变化范围不大以及占空比小于0.5的场合。 　　（3）集成芯片UC3724/3725构成的驱动电路 　　电路构成如图11所示。其中UC3724用来产生高频载波信号，载波频率由电容CT和电阻RT决定。一般载波频率小于600kHz，4脚和6脚两端产生高频调制波，经高频小磁环变压器隔离后送到UC3725芯片7、8两脚经UC3725进行调制后得到驱动信号，UC3725内部有一肖特基整流桥同时将7、8脚的高频调制波整流成一直流电压供驱动所需功率。一般来说载波频率越高驱动延时越小，但太高抗干扰变差；隔离变压器磁化电感越大磁化电流越小，UC3724发热越少，但太大使匝数增多导致寄生参数影响变大，同样会使抗干扰能力降低。根据实验数据得出：对于开关频率小于100kHz的信号一般取（400～500）kHz载波频率较好，变压器选用较高磁导如5K、7K等高频环形磁芯，其原边磁化电感小于约1毫亨左右为好。这种驱动电路仅适合于信号频率小于100kHz的场合，因信号频率相对载波频率太高的话，相对延时太多，且所需驱动功率增大，UC3724和UC3725芯片发热温升较高，故100kHz以上开关频率仅对较小极电容的MOSFET才可以。对于1kVA左右开关频率小于100kHz的场合，它是一种良好的驱动电路。该电路具有以下特点：单电源工作，控制信号与驱动实现隔离，结构简单尺寸较小，尤其适用于占空比变化不确定或信号频率也变化的场合。分享：